Kenttätransistorit (FET)

Kenttätransistorit (FET)

kenttävaikutteinen transistori (FET) on elektroninen laite, jossa sähkökenttä käytetään virran virtauksen säätämiseen. Tämän toteuttamiseksi potentiaaliero kohdistetaan laitteen hila- ja lähdeliittimien yli, mikä muuttaa tyhjennys- ja lähdeliittimien välistä johtavuutta ja saa kontrolloidun virran virtaamaan näiden liittimien yli.

FET: t kutsutaan unipolaariset transistorit koska nämä on suunniteltu toimimaan yhden kantoaallon tyyppisinä laitteina. Löydät erityyppisiä kenttätransistoreita.



Symboli

N-kanavan ja p-kanavan JFET: ien graafiset symbolit voidaan visualisoida seuraavissa kuvissa.



Voit selvästi huomata, että nuolet, jotka osoittavat sisäänpäin n-kanavaista laitetta osoittamaan suunnan, johon minäG(porttivirran) oletetaan virtaavan, kun p-n-liitos oli esijännitetty.

P-kanavalaitteen olosuhteet ovat samat paitsi nuolisymbolin suunnan eron.



Ero FET: n ja BJT: n välillä

Kenttätransistori (FET) on kolminapainen laite, joka on suunniteltu monenlaisiin piirisovelluksiin, jotka täydentävät suurella tasolla BJT-transistorin ominaisuuksia.

Vaikka löydät merkittäviä eroja BJT: n ja JFET: n välillä, on itse asiassa useita yhteensopivia ominaisuuksia, joista puhutaan seuraavissa keskusteluissa. Näiden laitteiden tärkein ero on BJT on virralla ohjattu laite, kuten kuvassa 5.1a on esitetty, kun taas JFET-transistori on jänniteohjattu laite, kuten kuvassa 5.1b on esitetty.

Yksinkertaisesti sanottuna nykyinen ICKuvassa 5.1a on välitön I-tason funktioB. FET: n osalta virta I on jännitteen V funktioGSsyötetään tulopiirille kuvan 5.1b mukaisesti.



Molemmissa tapauksissa lähtöpiirin virtaa ohjaa tulopiirin parametri. Yhdessä tilanteessa nykyinen taso ja toisessa käytetty jännite.

Aivan kuten npn ja pnp bipolaarisille transistoreille, löydät myös n-kanava- ja p-kanavaiset kenttävaikutteiset transistorit. Mutta sinun tulisi muistaa, että BJT-transistori on kaksisuuntainen laite, jonka etuliite bi- osoittaa, että johtustaso on kahden varauksen kantajan, elektronin ja reiän funktio.

FET on toisaalta a yksipolaarinen laite joka riippuu yksinomaan joko elektronin (n-kanava) tai reiän (p-kanava) johtumisesta.

Ilmaus 'kenttävaikutus' voidaan selittää tällä tavalla: me kaikki olemme tietoisia kestomagneetin voimasta houkutella metalliviiloja kohti magneettia ilman fyysistä kosketusta. Aivan samalla tavalla FET: n sisällä sähkökenttä syntyy olemassa olevista varauksista, jotka vaikuttavat lähtöpiirin johtotielle ilman suoraa kosketusta kontrolloitavien ja ohjattujen määrien välillä. Todennäköisesti yksi FET: n tärkeimmistä ominaisuuksista on sen korkea impedanssi.

Se vaihtelee 1: stä moniin satoihin megohmeihin, ja se ylittää merkittävästi BJT-kokoonpanojen normaalit tulovastusalueet, mikä on erittäin tärkeä ominaisuus samalla kun kehitetään lineaarisia vaihtovahvistinmalleja.

BJT: llä on kuitenkin suurempi herkkyys tulosignaalin vaihteluille. Tämä tarkoittaa, että lähtövirran muutos on yleensä huomattavasti enemmän BJT: n kuin FET: n kohdalla, jos niiden syöttöjännitteiden muutos on sama.

Tämän vuoksi BJT-vahvistimien tavalliset vaihtojännitevoitot voivat olla paljon suurempia kuin FET.

Yleisesti ottaen FET: t ovat huomattavasti lämpöä kestävämpiä kuin BJT: t, ja ne ovat myös usein pienikokoisempia kuin BJT: t, mikä tekee niistä erityisen sopivia upotettaviksi integroituina piireinä (IC)pelimerkkejä.

Joidenkin FET-laitteiden rakenteelliset ominaisuudet voivat sen sijaan sallia niiden olla erityisen herkkiä fyysisille kontakteille kuin BJT: t.

Lisää BJT / JFET-suhdetta

  • BJT V: lleOLLA= 0,7 V on tärkeä tekijä sen kokoonpanon analysoinnin aloittamiseksi.
  • Samoin parametri IG= 0 A on yleensä ensimmäinen asia, jota tarkastellaan JFET-piirin analyysissä.
  • BJT-kokoonpanoa varten IBon usein ensimmäinen tekijä, joka on tarpeen määrittää.
  • Samoin JFET: lle se on tyypillisesti VGS.

Tässä artikkelissa keskitymme JFET: iin tai liitoskenttätransistoreihin, seuraavassa artikkelissa käsitellään metallioksidi-puolijohde-kenttäefektitransistoria tai MOS-FET: ää.

JFET-KONEIDEN RAKENNE JA OMINAISUUDET

Kuten opimme Earliet, JFET: llä on 3 johtoa. Yksi niistä ohjaa nykyistä virtausta kahden muun välillä.

Aivan kuten BJT: t, myös JFET-laitteissa n-kanavaista laitetta käytetään näkyvämmin kuin p-kanavan vastineita, koska n-laitteet ovat yleensä tehokkaampia ja käyttäjäystävällisempiä kuin p-laitteet.

Seuraavassa kuvassa näemme n-kanavan JFET: n perusrakenteen tai rakenteen. Voimme nähdä, että n-tyyppinen koostumus muodostaa pääkanavan p-tyyppisten kerrosten yli.

N-tyyppisen kanavan yläosa on liitetty ohmisen koskettimen kautta termnal-nimisen tyhjennyksen (D) kautta, kun taas saman kanavan alaosa on myös kytketty ohmisen kontaktin kautta toiseen päätelaitteeseen, jonka nimi on lähde (S).

Pari p-tyyppistä materiaalia on yhdistetty päätelaitteeseen, jota kutsutaan portiksi (G). Pohjimmiltaan havaitsemme, että tyhjennys- ja lähdeliittimet on liitetty n-tyypin kanavan päihin. Porttiliitin on liitetty p-kanavamateriaaliin.

Kun jfetissä ei ole jännitettä, sen kahdella p-n-liitoksella ei ole mitään esijännitysolosuhteita. Tässä tilanteessa jokaisessa risteyksessä on tyhjennysalue, kuten yllä olevassa kuvassa on esitetty, joka näyttää melko diodi p-n-alueelta ilman esijännitystä.

Veden analogia

JFET: n toiminta- ja ohjaustoiminnot voidaan ymmärtää seuraavan vesianalogian avulla.

Tässä vedenpainetta voidaan verrata käytettyyn jännitteen suuruuteen valumisesta lähteeseen.

Veden virtausta voidaan verrata elektronien virtaukseen. Hanan suu jäljittelee JFET: n lähdepäätettä, kun taas hanan yläosa, johon vesi pakotetaan, kuvaa JFET: n tyhjennystä.

Napinuppi toimii kuin JFET-portti. Tulopotentiaalin avulla se ohjaa elektronien virtausta (varaus) viemäristä lähteeseen, aivan kuten hanan nuppi ohjaa veden virtausta suun aukossa.

JFET-rakenteesta voimme nähdä, että tyhjennys- ja lähdeliittimet ovat n-kanavan vastakkaisissa päissä, ja koska termi perustuu elektronivirtaan, voimme kirjoittaa:

VGS= 0 V, VDSJotkut positiiviset arvot

Kuvassa 5.4 voidaan nähdä positiivinen jännite VDSlevitetään n-kanavan poikki. Porttipääte liitetään suoraan lähteeseen ehdon V luomiseksiGS= 0 V. Tämä mahdollistaa portin ja lähdeliittimien identtisen potentiaalin ja johtaa kunkin p-materiaalin alempaan loppualueeseen, aivan kuten näemme yllä olevasta ensimmäisestä kaaviosta ilman esijännitystä.

Heti kun jännite V.DD(= VDS), elektronit vedetään kohti tyhjennysliitintä, jolloin syntyy tavanomainen virta-ID virtaus, kuten kuvassa 5.4 on esitetty.

Latauksen virtaussuunta paljastaa, että tyhjennys- ja lähdevirta ovat yhtä suuria (ID= MinäS). Kuten kuvassa 5.4 on esitetty, varauksen virtaus näyttää melko rajoittamattomalta, ja siihen vaikuttaa vain n ja kanavan vastus viemärin ja lähteen välillä.

JFET VGS: ssä = 0V ja VDS = 0V

Saatat huomata, että tyhjennysalue on suurempi molempien p-tyyppisten materiaalien yläosan ympärillä. Tämä alueen koon ero selitetään ihanteellisesti kuvassa 5.5. Kuvitellaan, että n-kanavassa on tasainen vastus, mikä voidaan jakaa kuvassa 5.5 ilmoitettuihin osiin.

Vaihtelevat käänteisen esijännityksen potentiaalit n-kanavan JFET: n p-n-risteyksessä

Nykyinen IDvoi rakentaa jännitealueet kanavan läpi, kuten samassa kuvassa on esitetty. Tämän seurauksena p-tyyppisen materiaalin ylempi alue tulee kääntymään esijännitettynä noin 1,5 V: n tasolla, jolloin alempi alue on vain käänteisesti esijännitetty 0,5 V: lla.

Piste, jonka p-n-liitos on taaksepäin esijännitetty koko kanavaa pitkin, aiheuttaa porttivirran, jossa on nolla ampeeria, kuten samassa kuvassa näytetään. Tämä ominaisuus, joka johtaa minuunG= 0 A on tärkeä ominaisuus JFET: lle.

Kuten VDSpotentiaalia nostetaan 0: sta muutamaan volttiin, virta kasvaa Ohmin lain ja I: n juonen mukaisestiDrivi 5DSvoi näyttää todistetulta kuvalta 5.6.

Piirtämisen vertaileva suoruus osoittaa, että V: n pieniarvoisilla alueillaDS, vastus on periaatteessa yhtenäinen. Kuten VDSnousee ja lähestyy tasoa, joka tunnetaan nimellä VP kuviossa 5.6, ehtymisalueet laajenevat kuten kuvassa 5.4 on esitetty.

Tämä johtaa kanavan leveyden ilmeiseen alenemiseen. Pienentynyt johtumistie johtaa vastuksen lisääntymiseen, mikä johtaa kuvion 5.6 käyrään.

Mitä vaakasuorempi käyrä saa, sitä suurempi on vastus, mikä osoittaa, että vastus on kohti 'ääretöntä' ohmia vaakasuoralla alueella. Kun VDSlisääntyy siinä määrin, että näyttää siltä, ​​että kaksi ehtymisaluetta saattavat 'koskettaa', kuten kuvassa 5.7 on esitetty, aiheuttaa tilanteen, joka tunnetaan puristuksena.

Määrä, jolla VDSkehittää tätä tilannetta kutsutaan nipistää jännite ja sitä symboloi VPkuten kuvassa 5.6 on esitetty. Yleensä sana nipistys on harhaanjohtava, koska se viittaa nykyiseen I: äänDon 'puristettu irti' ja putoaa arvoon 0 A. Kuten on osoitettu kuvassa 5.6, tämä tuskin näyttää ilmeiseltä tässä tapauksessa. MinäDsäilyttää kyllästystason, jota luonnehditaan I: ksiDSSkuvassa 5.6.

Totuus on, että hyvin vähän kanavaa on edelleen olemassa, virran ollessa huomattavan korkea.

Piste, johon ID ei pudota nipistää ja säilyttää kuvassa 5.6 esitetyn kyllästystason, vahvistetaan seuraavalla todisteella:

Koska tyhjennysvirtaa ei ole, eliminoi mahdollisuuden eri potentiaalitasoille n-kanavamateriaalin kautta käänteisen esijännityksen muuttuvien määrien määrittämiseksi p-n-risteyksessä. Lopputulos on laukaistun ehtymisalueen jakauman menetys nipistää aluksi.

puristus VGS = oV, VDS = Vp

Kun kasvatamme V: täDSyläpuolella VP, läheisen kosketuksen alue, jossa kaksi ehtymisaluetta kohtaavat toistensa kanssa, kasvaa pituutta pitkin kanavaa. ID-taso pysyy kuitenkin olennaisesti muuttumattomana.

Siten hetki VDSon suurempi kuin Vs, JFET saa virtalähteen ominaisuudet.

Kuten on osoitettu kuvassa 5.8, JFET: n virta määritetään I: ssäD= MinäDSS, mutta jännite V.DSkorkeampi kuin VP määritetään liitetyllä kuormalla.

IDSS-merkintöjen valinta perustuu siihen, että Drain to Source -virralla on oikosulkuyhteys portin ja lähteen välillä.

Lisätutkimus antaa meille seuraavan arvion:

MinäDSSon JFET: n suurin tyhjennysvirta ja se määritetään olosuhteissa VGS= 0 V ja VDS> |VP|.

Huomaa, että kuvassa 5.6 VGSon 0 V käyrän koko venytykselle. Seuraavissa osioissa opitaan, kuinka kuvan 5.6 attribuutteihin tulee vaikutusta V: n tasonaGSon vaihteleva.

VGS <0V

Portin ja lähteen poikki käytetty volatage merkitään VGS: ksi, joka on vastuussa JFET-operaatioiden hallinnasta.

Jos otamme esimerkin BJT: stä, aivan kuten minä käyrätCvs. VTÄMÄmääritetään I: n eri tasoilleB, samoin I: n käyrätDvs. VDSeri V-tasoilleGSvoidaan luoda JFET-vastineelle.

Tätä varten porttipääte asetetaan jatkuvasti pienemmälle potentiaalille lähdepotentiaalin tason alapuolelle.

Viitaten alla olevaan kuvaan 5.9, -1 V syötetään hila / lähdeliittimien yli pienennettyä V: tä vartenDStaso.

negatiivisen jännitteen soveltaminen JFET-porttiin

Negatiivisen potentiaalisen ennakkoluulon tavoite VGSon kehittää uupumusalueita, jotka muistuttavat V: n tilannettaGS= 0, mutta merkittävästi pienentyneellä V: lläDS.

Tämä saa portin saavuttamaan kyllästymispisteen alemmilla V-tasoillaDSkuten kuvassa 5.10 (VGS= -1 V).

Vastaava kyllästystaso I: lleDvoidaan todeta pienenevän ja itse asiassa vain pienenevän kuin VGStehdään negatiivisemmaksi.

Kuvasta 5.10 näet selvästi, kuinka puristusjännite laskee parabolisen muodon muodossa VGSsaa yhä negatiivisempaa.

Lopuksi, kun VGS= -Vs, se muuttuu riittävän negatiiviseksi kyllästystason määrittämiseksi, joka on lopulta 0 mA. Tällä tasolla JFET kytketään kokonaan pois päältä.

n-kanavan JFET-ominaisuudet, IDSS = 8 mA

V: n tasoGSmikä aiheuttaa minuaD0 mA: n saavuttamiseksi on tunnusomaista VGS= VPjossa VPon negatiivinen jännite n-kanavaisille laitteille ja positiivinen jännite p-kanavien JFET-laitteille.

Yleensä saatat löytää useimmat JFET-taulukot näkyvissä nipistää jännite määritelty V: ksiGS (pois päältä)V: n sijastaP.

Yllä olevan kuvan nipistyskohdan oikealla puolella oleva alue on paikka, jota tavanomaisesti käytetään lineaarisissa vahvistimissa vääristymättömän signaalin saavuttamiseksi. Tätä aluetta kutsutaan yleensä vakiovirta-, kylläisyys- tai lineaarisen monistusalueen.

Jänniteohjattu vastus

Aluetta, joka on samalla kuviossa puristettavan paikan vasemmalla puolella, kutsutaan alueeksi ohmisella alueella tai jänniteohjatulla vastusalueella.

Tällä alueella laitetta voidaan tosiasiallisesti käyttää vaihtelevana vastuksena (esimerkiksi automaattisessa vahvistuksen ohjaussovelluksessa), sen vastusta ohjataan käytetyn portin / lähteen potentiaalin kautta.

Voit nähdä, että kunkin käyrän kaltevuus, joka merkitsee myös JFET: n valua / lähdevastusta V: lleDS Psattuu olemaan sovelletun V: n funktioGSpotentiaalia.

Kun teemme VGS: n korkeammaksi negatiivisella potentiaalilla, kunkin käyrän kaltevuus tulee yhä vaakasuoremmaksi, mikä osoittaa suhteellisesti kasvavia vastustasoja.

Pystymme saamaan hyvän alkuarvion vastuksen tasoon suhteessa VGS-jännitteeseen seuraavan yhtälön avulla.

p-kanava JFET toimii

P-kanavan JFET: n sisäinen asettelu ja rakenne on täsmälleen identtinen n-kanavan vastineen kanssa, paitsi että p- ja n-tyypin materiaalialueet ovat päinvastaiset, kuten alla on esitetty:

p-kanava JFET

Nykyisen virtauksen suunnat voidaan nähdä myös päinvastaisina yhdessä jännitteen VGS ja VDS todellisten polariteettien kanssa. Jos kyseessä on p-kanavainen JFET, kanava rajoitetaan vastauksena positiivisen potentiaalin kasvamiseen portin / lähteen yli.

Merkintä, jossa on kaksoisindeksi V: lleDSaiheuttaa negatiivisen jännitteen V: lleDS, kuten kuvan 5.12 ominaisuuksissa on esitetty. Täältä löydät minutDSSjännitteellä 6 mA, kun taas puristusjännite jännitteellä VGS= + 6 V.

Älä hämmenty, koska sinussa on V-miinusmerkkiDS. Se vain osoittaa, että lähteellä on suurempi potentiaali kuin viemärillä.

p-kanavan JFET-ominaisuudet

Voit nähdä, että korkean V: n käyrätDStasot nousevat äkillisesti rajattomiksi näyttäviin arvoihin. Ilmoitettu pystysuora nousu symboloi rikkoutumistilannetta, mikä tarkoittaa, että kanavalaitteen läpi kulkevaa virtaa ohjaa kokonaan ulkoinen piiri tällä hetkellä.

Vaikka tämä ei käy ilmi kuvasta 5.10 n-kanavalaitteelle, se voi olla mahdollisuus riittävän suurella jännitteellä.

Tämä alue voidaan eliminoida, jos VDS (enintään)on merkitty laitteen datalehdestä ja laite on konfiguroitu siten, että todellinen VDSarvo on pienempi kuin mikä tahansa V: n havaittu arvoGS.




Pari: 5 parasta tutkittua 40 watin vahvistinpiiriä Seuraava: 2N3055-tietolomake, Pinout, sovelluspiirit